발명의 명칭 : 부유 게이트를 감싸는 차단막 또는 접지막을 이용하여누화(크로스-톡) 효과를 최소화하는 플래쉬 메모리 제조방법 및 구조.
(Novel Flash Memory and its Manufacturing to Minimizethe Cross-Talk Effect by Shielding Floating Gate UsingScreen-Layer or Ground-Layer)
o 발명자 : 류승완, 최양규
o 등록번호 및 일자 : 10-0734235-0000 (2007.06.26)
o 요약문 :
본 발명은 플래쉬 메모리 제작 방법 및 그 구조에 관한 것으로, 더욱 상세하게는 부유 게이트를 감싸는 차단막 또는 접지막을 이용하여 누화(Cross-Talk) 효과를 최소화하는 플래쉬 메모리 구조 및 제조 방법에 관한 것이다.

본 발명에 따른 부유 게이트를 감싸는 차단막 또는 접지막을 이용하여 누화효과를 최소화하는 플래쉬 메모리 구조 및 제조 방법은, (a) 실리콘 기판, 터널링 산화막, 부유 게이트, 제어 절연막 및 제어 게이트 물질을 순차적으로 형성하는 단계; (b) 게이트 마스크로 게이트 영역을 패터닝 하는 단계; (c) 소오스 및 드레인 영역 형성을 위하여 불순물을 주입하는 단계; (d) 절연막을 증착하여 형성하는 단계; (e) 차단막을 증착하여 형성하는 단계; (f) 비등방성 식각법을 이용하여 제어 게이트 위에 있는 절연막 상부에 위치한 차단막을 제거하는 단계; (g) 제어 게이트 상부에 위치한 절연막을 제거하고 실리사이데이션(Silicidation)을 통해서 차단막과 제어 게이트를 연결하는 단계;를 포함하는 것을 특징으로 한다.

o 대표청구항 :
(A) 실리콘 기판, 터널링 산화막, 부유 게이트, 제어 절연막 및 제어 게이트 물질을 순차적으로 형성하는 단계;(B) 게이트 마스크로 게이트 영역을 패터닝 하는 단계;(C) 소오스 및 드레인 영역 형성을 위하여 불순물을 주입하는 단계;(D) 절연막을 증착하여 형성하는 단계;(E) 차단막을 증착하여 형성하는 단계;(F) 비등방성 식각법을 이용하여 제어 게이트 위에 있는 절연막 상부에 위치한 차단막을 제거하는 단계;(G) 제어 게이트 상부에 위치한 절연막을 제거하고 실리사이데이션(SILICIDATION)을 통해서 차단막과 제어 게이트를 연결하는 단계;를 포함하는, 부유 게이트를 감싸는 차단막 또는 접지막을 이용하여 크로스 톡 효과를 최소화하는 플래쉬 메모리 제조 방법.
o 대표도면 :