고주파 단일 집적회로 제작을 위한 다층구조 공정방법 [96 호]
- 작성자운영자
- 작성일2011.06.30 16:31
- 조회수38790
Multi-layer Fabrication Technology fof MMICs(Microwave Monolithic Integrated Circuits)ㅇ 발명자/고안자: 양경훈 김문호 양정길
ㅇ 등록번호/일자: 1010422660000 (20110610)
ㅇ 초록:
본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다.
유전막, 다층구조, 능동소자, 공정
ㅇ 대표청구항:
고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,
고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,
(a) 갈륨비소(GaAs), 인듐인(InP) 또는 실리콘 게르마늄(SiGe) 중에 어느 하나로 구성되는 반도체 기판(105, 303)을 구비하는 단계;
(b) 금속증착을 통해 상기 반도체 기판(105, 303) 상부에 p형 오믹 금속층(101, 301)과 n형 오믹 금속층(102, 302)을 증착하고, 습식식각을 통해 순수 반도체층(103)을 외기에 노출시킴과 아울러 상기 반도체 기판(105, 303) 상부에 저항(TFR: Thin Film Resistor)(104, 305)을 증착하는 단계;
(c) 상기 반도체 기판(105, 303) 상부에 제1 기둥(pole, 106, 302, 306)과의 접속을 위한 접지면(107, 304)을 증착하고, 상기 접지면(107, 304) 상부에 상기 제1 기둥(pole, 106, 302, 306)을 증착함과 아울러 n형 오믹 금속층(102, 302) 상부에 제1 기둥(pole, 106, 302, 306)을 증착하는 단계;
(d) 상기 제1 기둥(pole, 106, 302, 306)이 외기에 노출되도록 반도체 기판(105, 303) 상부로 제1 유전막(108, 307)을 도포하는 단계;
(e) 상기 제1 유전막(108, 307) 상부로 노출된 상기 p형 오믹 금속층(101, 301) 또는 n형 오믹 금속층(102, 302) 및 제1 기둥(pole, 106, 302, 306) 상부에 제1 금속(201, 308)을 증착하고, 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 도포하되, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)에 via-hole을 형성하여 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 및
(f) 상기 제2 금속 상부에 제2 기둥(pole, 311)을 증착시킴과 아울러 상기 제2 기둥(pole, 311)이 외기에 노출되도록 상기 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하고, 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
ㅇ 대표도면:
ㅇ 등록번호/일자: 1010422660000 (20110610)
ㅇ 초록:
본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다.
유전막, 다층구조, 능동소자, 공정
ㅇ 대표청구항:
고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,
고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,
(a) 갈륨비소(GaAs), 인듐인(InP) 또는 실리콘 게르마늄(SiGe) 중에 어느 하나로 구성되는 반도체 기판(105, 303)을 구비하는 단계;
(b) 금속증착을 통해 상기 반도체 기판(105, 303) 상부에 p형 오믹 금속층(101, 301)과 n형 오믹 금속층(102, 302)을 증착하고, 습식식각을 통해 순수 반도체층(103)을 외기에 노출시킴과 아울러 상기 반도체 기판(105, 303) 상부에 저항(TFR: Thin Film Resistor)(104, 305)을 증착하는 단계;
(c) 상기 반도체 기판(105, 303) 상부에 제1 기둥(pole, 106, 302, 306)과의 접속을 위한 접지면(107, 304)을 증착하고, 상기 접지면(107, 304) 상부에 상기 제1 기둥(pole, 106, 302, 306)을 증착함과 아울러 n형 오믹 금속층(102, 302) 상부에 제1 기둥(pole, 106, 302, 306)을 증착하는 단계;
(d) 상기 제1 기둥(pole, 106, 302, 306)이 외기에 노출되도록 반도체 기판(105, 303) 상부로 제1 유전막(108, 307)을 도포하는 단계;
(e) 상기 제1 유전막(108, 307) 상부로 노출된 상기 p형 오믹 금속층(101, 301) 또는 n형 오믹 금속층(102, 302) 및 제1 기둥(pole, 106, 302, 306) 상부에 제1 금속(201, 308)을 증착하고, 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 도포하되, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)에 via-hole을 형성하여 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 및
(f) 상기 제2 금속 상부에 제2 기둥(pole, 311)을 증착시킴과 아울러 상기 제2 기둥(pole, 311)이 외기에 노출되도록 상기 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하고, 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
ㅇ 대표도면: